19 日本国特許庁 (JP)

[®]公開特許公報(A)

昭56-47996

ĐInt. Cl.³ G 11 C 17/00 7/00

11/34

識別記号 101

7010-5B

7010-5B

❸公開 昭和56年(1981)4月30日

発明の数 1 密查請求 未請求

(全 5 頁)

❷半導体記憶装置

②特

❷出

昭54(1979) 9 月20日

⑦発

東京都港区高輪一丁目 4 番10号 日電東芝情報システム株式会社

⑪出 願 人 超エル・エス・アイ技術研究組

川崎市高津区宮崎4丁目1番1

切代 理 人 弁理士 鈴江武彦

ル PET て辞成すると、出力に位列にメモリセル メモリセルが結合される正論理ナンド ROM の 2 BOMの方が延れている。しかしたがら出力に改

はならないので、動作波促が減くなるといった 欠点がある。

第1回は正論題ノアROM協成の、従来のメイナミック型ROMを示す図である。

一般にダイナミック型 ROM は複数の FET 11 … 11 … 1n モメモリセルとするノモリセルャトリ クスミ、このメモリセルマトリクスミのアドレ スライン Ao ~ An を選択するフドレステコード 3、カラムラインC。~CM を辿択するカラムア コーダイ、プリチャージ用の FET 5、アイスチ $+- \nu$ 月の PET $\epsilon_{\rm o} \sim \epsilon_{\rm M}$ から树成されている。 なお上配 PET δ を飲いた他の PET ねすべて P ナ ャネルであり、 PET 5のみがNチャネルである。 とのようは ROM において、いき仮化プドレス 0、カラム0のアータを配み出すね台を考える。 先ずアリチャーシ用の FET 5のケート およびナ イスティーシ用の FET 60 ~ 6x それぞれのゲー トに入力するクロックパルス óz が1 レベル (+V_{DD} レベル) となるタイミングでTドレス ライン A。 のみ 1 レベル、カラムラインは C。 の

ことで上記 BOM の数高動作周敬数がRAM、プログラムカウンタ等他の回路の数高動作風放数に比較して半分しかないと仮定すると、このROM を用いてマイクロコンピュータシステムを 構成すれば、システム全体の対离動作周敬数は ROM の最高動作周放数に一致し、システムの動作解放数は低いものになってしまり。

この発明は上配のような事情を考慮してなされたものであり、その目的は、 高速動作が可能な学事体配位配置を提供することである。

以下、図面を診服してとの発明の一実施物を 設明する。新2四はとの発明に係る半導体配質 狭型の一実施例の構成図であり、ここでは従来 と同様にメイナミック 返 ROM が示めされている。 図にかいて LJ・1 まはそれぞれ 数数の PET を メモリセルとするメモリセルマトリックスであ り、一方のメモリセルマトリクス 1 1 内の名 PET には偶数アドレスが、一方のメモリセルマトリクス 1 2 内の名 PET には奇数アドレスがそ れぞれ削り付けられている。すをわち、上近2

特開昭56- 47998(2) みォン秋盛となり、 PET かそ介してこの FET 5 のドレインすなわちょ点化 O レベル (- Y_{ss} レ ペル)が出力される。次にす。 が 0 レベルになる と、いささでオンしていた FET ゟがオフする。 とのときアドレスラインA。 の1レベル信号を ゲート入力とするメモリセルマトリクス2内の FET I 1 はオフ状態となっているため、A 点は 0 レベルのままとなりサータとして0 レベルが 出力される。との佞道次アータが読み出され、 アドレ×0 , カラムMとなると、メモリセルマ トリクス2内のこの部分には PET は存在したい のでタョ が1レベルから0レベルド反転すると、 A点の O レベル信号は他のアドレスの FET を途 って +Von 倒に遊げて行き、十分を瞬間の袋に は A 点は 1 レベルとなりナー 4 として 1 レベル が出力される。とのように従来のダイナミック 型 ROM ではアータとして1レベルを嵌み出す蘇 に、放電型能を多くの FET を介して +Vpn 例に 免さなければならたいので盛作速度が基くなっ てしまう。

つのメモリセルマトリクスエノ・1.2 は、1つ のメモリセルマトリクス内の PET をそのエドレ メの偽数、資数に従って2つのブロックに分割 したものである。アドレステコーディョはとの うち、上配偽数アドレスが銅り付けられたプロ ックのメモリ セルマトリクスミュのアドレスラ イン A。~ A2x を巡択しいもり1つのアドレステ コーダノイは上配許数アドレスが削り付けられ たフロックメモリセルマトリクス 1.3 のファレ スライン Å1 ~ Å2 x+1 を遊択する。カラムアータ 16は上配アドレスデコーメ13と同期して動 作し、メモリセルマトリクスス_スのカラムライ ン C。~ Cu を選択する。 さらにもり 1 つのカラ ムデコーダ16は上記アドレステコーダ11と 同期して動作し、メモリセルマトリクス~3の カラムライン Co~Cuを選択する。またFET I 1は偽数アドレス向アロックのメモリセルマ トリクス 1_1のプリティーク用のものであり、 FBT 1 $8_0 \sim 18_{11}$ はデイスチャージ用のものでも る。さらに FET 1 g は奇数アドレス俊プロック

--542--

のメモリセルマトリクス 1_2 のプリチャージ用 0 6 0 7 6 9 . FET 2 00 ~ 2 04 12 7 1 x 5 + ジ用のものである。そして上記 PET 17. 18。 ~ 18g の各ケートにはクロックペルス pgg が、 また上記 FET 1 9 , 2 0。~ 20m の谷ゲートには クロックペルスグェ。と位相が180以ずれたク ロックパルスがれがそれぞれ供給される。また 上記 FET 17の Yレイン D にはクロックパルス part を同期信号とするクロックドインペータ 2 1 が扱続されるとともに、上記 PET 1 9 の P レインDにはクロックパルスゥョュ」の反転伯号 であるず_{BBL}を両約但号とするクロックドイン イータ22が接続される。そして上藍2つのク ロックドインペータス』、220日万位は共通 袋尻され、との共逸接続点人をデータ出力点と している。なか上記 FST 11.19を厳いた他 の FET はすべて P チャネルで役成されてかり、 との PET 17, 19 はNチャネルで特級されて

次に上記のように保成された設位の動作をみ

のでとの FET はオフ状態となっている。したが ってペルス fao が O レベルになっても FET 17 のアレイン 0 は 0 レベルのままである。またペ ルス øgg が O レベルのときにはパルス øgg は 1レベルとなる衣め、クロックドインパータ よ」が作動してテータ出力点人にはアドレスの カラム〇の反転データが出力されることにたる。 一方プレレスデコーダ13がプレレス0を指 定している後半ので。の期間から、苛数アアレ ス角のアドレステコーダ11日およびカラムテコ、 - F 1 6 K L b x モ U セルマトリクス 1_2 のア アレス1,カラム0が指定される。 士をわちア アレスデコーチェ3,14のアアレスの出力期 関は半角期オーペラップするととになる。上記 アとレステコーメン 4 がアとレス 1 を指定して いる前半のT:の期間では、クロックオルス fat は1 レペルになっている。上記ペルスfat が1 レベルとなっているタイミングでメモリセ ルマトリクスエ2のアドレスラインA: のみが 1 レベル・カラムライン Co のみがオンし、ア

特別昭56- 47996(3)

3 凶にボナタイミングチャートを併用して設明 する。先す例数アドレス側のアドレスデコーダ 13およびカラムナゴーダ28によりメモリセ ルマトリクス 1_1 のアドレスロ,カラムロが指 足される。上記アドレステコーと13がアドレ ス0を指足している似半のTiの期間では、ク ロック øgg は 1 レベル (+V_{DE} レベル) になっ ている。上記パルスも**。が1レベルとなってい るタイミングでメモリセルマトリクス 1_1 のて ドレスライン Α。 のみが 1 レベル、カラ Α ライン C。のみがオンし、プリティージ用のPET 1 7を 介してとのFET 11のドレインDKOレベル (-V_{sa} レペル)が出力される。次にアソレスデ コーメ」8がアドレス0を指定している食牛の T: の期間では、クロックペルスチェ。 は0 レベ ルに又転する。 パルス fag が O レベルになると、 いままでオンしていた FET 17がギフする。と のときメモリセルマトリクス1107ドレス0. カラム O 位似に PET は存在し、アドレスライン A。の1レベル似号がそのゲートに入力している

リチャーシ用の FET・1 9 を介してこの PET 19 のとレインOKOレベルが出力される。次にて とレステコーメミィがて ドレス1 を指定してい る後半のT』の期間では、クロックパルス 621 は0レベルに反転する。パルス 4mg が0レベル になると、いままでオンしていた PET 19がオ フする。このともメモリセルマトリクス 4.3.0... プレンス1、カラム 0 位配に PET 社存在し、ア ドレスラインA; の1 レベル信号がそのケート に入力しているので PET はオフ状態となってい る。したがってイルスが1が0レベルになって、 6 PET 1 9 0 P. V 1 Y D L 0 V ~ N O t t T 5 る。またパルス∮g1が0レベルのときにはパル ス∮axbは1レベルとなるため、クロックドイ ンペータ22が作動してアータ出力点人にはア ドレス1.カラム0の反転データが出力される

以下、2つのアドレスデューダ」を、1(でアドレスの出力期間を半固効ずつオーパラップ させなから感次アドレス指定にいくことにより、

10

1 つのアドレスデコーダでフドレス招足する場合に比较して2 倍の延迟でテータを読み出するとが可能になる。

をお、分岐命令等アドレスが周次相定されない場合には、周次指定の半分の速度つまり本来の速度でアータを飲み出さなければならないが、その命令が分歧命令か否かはインストラクションデコーダの出力によって循単に判別することができる。をして分岐命令の場合には領単なケート回路によりクロックペルスチョの、チョ1・チョェレ・ブョェレを初別化することによって、誤まりなく分岐先のアドレス指定を行なりことができる。

この弱明は上記の一突動例に限定されるものではなく、たとえば上記突施気ではメモリセルマトリクス内のPETをそのアドレスの偽数、奇数に従って2つのアロックに分割した場合を説明したが、これはいくつのアロックに分割しても及く、このアロックの数が増加する程テータの数み出し変度を高速化することができる。

. .

WET. 31, 12 ... / 0 .. / PIYM- 4.

· •

福間超56- 47996(4)

さらに上記突が付てはPテ・ネルPETによる デイナミック型正論器ノア ROM の場合について 説明したが、とれは他の方式の ROM についても 実施可能なととはいうまでもない。

以上、説明したようにとの発明にまれば、記憶素子回路内の記憶数子をアヤレス単位で複数プロックに分割し、との各アロック内の記憶素子を複数のアヤレスアコードによってプロック 頭に直接しながらアドレス指定してデータを読み出すようにしたので、高速動作が可能を半導体配置を提供することができる。

4. 図面の簡単な説明

新1回は従来のダイナミック型 RQM の構成図、 第2回はとの発明の一実施例の構成図、第3回 は上記実施例の動作を示すタイミングチャート である。

11, 13 …メモリセルマトリタス、14, 14 … T ドレスアコード、18, 18 … カラムテコード、17, 19 … T リティーシ用の FET、180、 ~ 18 μ , 200、 ~ 20 μ … T \in X ティージ用の

1 EI

-Vss

-Vss

-Vss

-Vss

-Vss

A

-Vss

-Vss

A

-Vss

13

-544-

(19) Japanese Patent Office (JP)

(11) Patent Application Koukai (disclosure)

(12) Public Patent Disclosure Bulletin (A)

S56-047996

(43) Bulletin Date: April 30, 1981

(51) Int. Cl.⁵

Identification Code Internal File Nos.

G 11 C 17/00 101

7010-5B

7/00

11/34

7010-B

Number of inventions: 1 Request for examination: No

Total pages: 5

(54) Title of invention: Semiconductor memory device

(21) Patent Application No.: S54-121222

(22) Patent Application Date: September 20, 1979

(72) Inventor: Shigeki Yoshida

Nichiden-Toshiba Systems

1-4-10 Takanawa, Minato-ku, Tokyo

(71) Applicant: VLSI Technology Research Group

4-1-1 Miyazaki, Takatsu-ku, Kawasaki City

(74) Agent: Takehiko Suzue, Patent Attorney, with 2 others

Description

1. Title of Invention

Semiconductor memory device

2. What is claimed is:

1. A semiconductor memory device comprising:

a memory element circuit consisting of a plurality of memory elements; and

a plurality of address decoders that divide said memory element circuit into a plurality of blocks in units of addresses and that specify an address while duplicating the memory elements in each block in block order.

3. Detailed Explanation of the Invention

The present invention relates to a semiconductor memory device that is dedicated to reading data.

The appearance of the MOS semiconductor memory device enabled the provision of large-scale electronic systems at low cost. Good examples of this are the small electronic calculator and the microcomputer system. The above-mentioned microcomputer system typically comprises a timing generator, a RAM, a ROM, a program counter, an instruction decoder, an ALU (Arithmetic and Logic Unit), and various registers, etc.

1

The above-mentioned ROM stores the program that runs this system. As the scale of these systems becomes larger, greater capacities and faster speeds are desired for the above-mentioned ROM. When a microcomputer comprises CMOS LSIs (Complementary MOS Large Scale Integrated Circuit), and the above-mentioned ROM is a p-channel FET, two types of ROM can be considered, a positive logic Nor ROM that connects the memory cells serially for output and a positive logic Nand ROM that connects the memory cells in parallel for output. When Al gate FETs are used, a higher degree of integration can be attained with the positive logic Nor ROM than with the positive logic Nand ROM, and further, even when higher degrees of integration by scaling are considered, the positive logic Nor ROM, which does not require long output signal lines, is superior to the positive logic Nand ROM. In addition, the positive logic Nor ROM is also superior from the viewpoint of power consumption. Nevertheless, the positive logic Nor ROM, which connects memory cells serially for output, has the disadvantage that operating speeds are slow because current must flow through FETs extending along several tens of stages.

2

p. 541

Figure 1 shows a dynamic ROM according to the prior art that has a positive logic Nor ROM configuration.

Typically, a dynamic ROM comprises a memory cell matrix 2 wherein a memory cell consists of a plurality of FETs $1_1 \dots 1_n$, an address decoder 3 that selects address lines A_0 - A_n of the memory cell matrix 2, a column decoder 4 that selects column lines C_0 - C_m , a precharge FET 5, and discharge FETs 6_0 - 6_m . Excluding the above-mentioned FET 5, the other FETs are all p-channel FETs; FET 5 only is an n-channel FET.

Given this type of ROM, let use the case where the data at, for example, address 0 and column 0 is read. First, a clock pulse θ_R that is input to the gate of precharge FET 5 and each of the gates of discharge FETs 6_0 - 6_m changes to the 1 level (+V_{DD} level). At this timing, line A_0 only changes to the 1 level, line C_0 only of the column lines is turned on, the 0 level (-V_{DD} level) is output through the FET₅ and out the drain, the FET₅ drain, that is, point A.

3

Next, when θ_R changes to the 0 level, the FET₅, which has been until this point, is turned off. Since at this time, the FET 1_1 within the memory cell matrix 2 that ahs the 1 level signal from the address line A_0 as its gate input is turned off, point A remains as is at the 0 level and the 0 level is output as data. Following this, data is read sequentially until address 0, column M is reached. Because there is no FET in this portion of the memory cell matrix 2, when θ_R inverts from the 1 level to the 0 level, the 0 level signal from point A changes to the 1 level and the 1 level is output as data. In this type of prior art dynamic ROM, when the 1 level is read as data, the discharge current must flow through many FETs to the +V_{DD} side, and as a result, the operating speed becomes slow.

4

Here, if the maximum operating frequency of the above-mentioned ROM is assumed to be no more than one-half compared to the maximum operating frequencies of the other circuits such as the RAM, the program counter, etc., when a microcomputer that is configured using this ROM, the maximum operating frequency of the system overall matches the maximum operating speed of the ROM, so that the operating frequency of the system is low.

With the foregoing in view, an object of the present invention is to provide a semiconductor memory device that is capable of faster operation.

An embodiment according to the present invention is explained below with reference to the drawings. Figure 2 shows a configuration diagram of one embodiment of a semiconductor memory device according to the present invention. A dynamic ROM similar to that of the prior

art is illustrated here. In the figure, 11 and 12 are each a memory cell matrix wherein a plurality of FETs form the memory cells. Even-numbered addresses are assigned to each of the FETs in the memory cell matrix 11 on one side while odd-numbered addresses are assigned to each of the FETs in the memory cell 12 on the other side.

5

That is, the above-mentioned memory cell matrixes 11 and 12 comprise two blocks according to whether the FETs in the memory cell matrix is assigned a even address or an odd address. An address decoder 13 selects address lines A_0 - A_{2K} of the memory cell matrix 11 of the block that has been assigned the above-mentioned even addresses and an address decoder 14 selects address lines A_1 - A_{2K+1} of the memory cell matrix 12 of the block that has been assigned the above-mentioned odd addresses. A column decoder 15 operates synchronously with the above-mentioned address decoder 13 and selects column lines C_0 - C_M of the memory cell matrix 11. In addition, a column decoder 16 operates synchronously with the above-mentioned address decoder 14 and selects column lines C_0 - C_M of the memory cell matrix 12. Additionally, an FET 17 is the precharge FET of the memory cell matrix 11 of the even address block and FETs 18_0 - 18_M are discharge FETs. Moreover, an FET 19 is the precharge FET of the memory cell matrix 12 of the odd address block and FETs 20_0 - 20_M are discharge FETs.

6

p. 542

A clock pulse θ_{R0} is supplied to the above-mentioned FETs 17 and 18₀ - 18_M, and a clock pulse θ_{R1} that is 180 degrees out of phase with the clock pulse θ_{R0} is supplied to the above-mentioned FETs 19 and 20₀ - 20_M. A clocked inverter 21 that uses a clock pulse θ_{SEL} as a synchronization signal is connected to a drain D of the above-mentioned FET 17. A clocked inverter 22 that uses a clock pulse θ_{SEL} that is the inverted signal of the clock pulse θ_{SEL} as a synchronization signal is connected to a drain D of the above-mentioned FET 19. The output sides of the above-mentioned clocked inverters 21 and 22 are connected in common and this common connection point A is the data output point. The FETs other than the above-mentioned FET 17 and 19 are all p-channel types, while the FET 17 and 19 are n-channel types.

Next, the operation of the above-mentioned device is explained with reference to the timing chart shown in Fig. 3.

7

First, address 0, column 0 of the memory cell matrix 11 is specified by the address decoder 13 and the column decoder 15 on the even address side. During the period T_1 which is the first half of the period during which the above-mentioned address decoder 13 is specifying the address 0, the clock θ_{R0} is at the 1 level (+V_{DD} level). While the above-mentioned pulse θ_{R0} is at the 1 level, the address line A_0 only of the memory cell matrix 11 is at the 1 level, the column line C_0 only is turned on, and the 0 level (-V_{DD} level) is output through the precharge FET 17 to the drain D of the FET 17. Next, during the period T_2 which is the second half of the period during which the above-mentioned address decoder 13 is specifying the address 0, the clock pulse θ_{R0} is inverted to the 0 level. When the pulse θ_{R0} changes to the 0 level, the FET 17, which has been on hitherto, is turned off. At this time, because there is an FET at the address 0, column 0 position of the memory cell matrix 11 and because the 1 level signal on the address line A_0 is input to that gate, the FET is turned off.

8

Accordingly, the drain D of the FET 17 remains as is at the 0 level even if the pulse θ_{R0} goes to the 0 level. In addition, when the pulse θ_{R0} is at the 0 level, the pulse θ_{SEL} goes to the 1 level. As a result, the clocked inverter 21 operates and the inverse data from address 0, column 0 is output to data output point A.

On the other hand, from the period T_2 , which is the second half of the period during which the address decoder 13 is specifying the address 0, the address 1, column 0 of the memory cell matrix 12 is specified by the address decoder 14 and the column decoder 16 on the odd address side. In other words, the address output periods of the address decoders 13 and 14 overlap by a half cycle. During the period T_2 , which is the first half of the period during which the above-mentioned address decoder 14 is specifying the address 1, the clock pulse θ_{R1} is at the 1 level. While the above-mentioned pulse θ_{R1} is at the 1 level, the address line A_1 only of the memory cell matrix 12 is at the 1 level, the column line C_0 only is turned on, and the 0 level is output through the precharge FET 19 to the drain D of the FET 19.

9

Next, during the period T_2 which is the second half of the period during which the address decoder 14 is specifying the address 1, the clock pulse θ_{R1} is inverted to the 0 level. When the pulse θ_{R1} changes to the 0 level, the FET 19, which has been on hitherto, is turned off. At this time, because there is an FET at the address 1, column 0 position of the memory cell matrix 12

and because the 1 level signal on the address line A_1 is input to that gate, the FET is turned off. Accordingly, the drain D of the FET 19 remains as is at the 0 level even if the pulse θ_{R1} goes to the 0 level. In addition, because the pulse $\underline{\theta}_{SEL}$ is at the 1 level when the pulse θ_{R1} is at the 0 level, the clocked inverter 22 operates and the inverse data from address 1, column 0 is output to data output point A.

Thereafter, the two address decoders 13 and 14 specify sequential addresses while overlapping their address output periods by half a cycle, and as a result, data can be read twice the speed in comparison with the case of address specification by a single address decoder.

10

p. 543

Note that in cases where addresses are not specified sequentially, as in the case of branch instructions, data must be read at half the speed of sequential specification, that is, at the original speed. However, whether an instruction is a branching instruction or not can be decided easily using the output of an instruction decoder. Moreover, in the case of branch instructions, the clock pulses θ_{R0} , θ_{R1} , θ_{SEL} , and $\underline{\theta}_{SEL}$ can be initialized by a simple gate circuit, allowing branch destination addresses to be specified without error.

The present invention is not limited to the above-mentioned embodiment. For example, the above-mentioned embodiment explained the case when the FETs in a memory cell matrix were divided into two blocks off even-numbered addresses and odd-numbered addresses respectively, but the memory cell matrix may be divided into any number of blocks and the speed of data reading will increase with the increase in number of blocks.

11

Further, the above-mentioned embodiment explained the case of a dynamic, positive logic Nor ROM using p-channel FETs, but needless to say, the embodiment is possible using other types of ROMs.

Thus, according to the present invention as explained above, a semiconductor memory device that is capable of high-speed operation can be provided by dividing the memory elements in a memory element circuit into a plurality of blocks and reading data from the memory elements in each block in block order using overlapping address specifications by a plurality of address decoders.

4. Detailed Description of the Drawings

Figure 1 is a configuration diagram of a dynamic ROM according to the prior art.

Figure 2 is a configuration diagram of an embodiment according to the present invention.

Figure 3 is a timing chart showing the operation the above-mentioned embodiment.

11, 12: memory cell matrix; 13, 14: address decoder; 15, 16: column decoder; 17, 19: precharge FET; 180 - 18M, 200 - 20M: discharge FET;

12

21, 22: clocked inverter

Agent: Takehiko Suzue, Patent Attorney

13

Fig. 1

[see source for figure]

- 1. Column decoder
- 2. Address decoder

[end]

p. 544

Fig. 2

[see source for figure]

- 1. Address decoder
- 2. Column decoder
- 3. Column decoder
- 4. Address decoder

[end]

Fig. 3

[see source for figure]

- 1. Address 0
- 2. Address 2
- 3. Address 1
- 4. Address 3
- 5. Data o
- 6. Data 1
- 7. Data 2
- 8. Data 3

[end]

p. 545

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
MIMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потнер.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.